[發明專利]降低導通電阻的功率晶體管結構有效
| 申請號： | 202110727519.X | 申請日： | 2021-06-29 |
| 公開（公告）號： | CN113471279B | 公開（公告）日： | 2022-06-28 |
| 發明（設計）人： | 朱袁正;葉鵬;周錦程;劉晶晶;楊卓 | 申請（專利權）人： | 無錫新潔能股份有限公司 |
| 主分類號： | H01L29/423 | 分類號： | H01L29/423;H01L29/78;H01L21/28;H01L21/336 |
| 代理公司： | 無錫市興為專利代理事務所(特殊普通合伙) 32517 | 代理人： | 屠志力 |
| 地址： | 214000 江蘇省*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 暫無信息 | 說明書： | 暫無信息 |
| 摘要： | 本發明提供一種降低導通電阻的功率晶體管結構，包括：第一導電類型硅襯底，在第一導電類型硅襯底的上方設有第一導電類型硅外延，在所述第一導電類型硅外延內設有有源區與終端區；在終端區第一導電類型硅外延表面的場氧層的上方設有柵極總線多晶硅，所述柵極總線多晶硅的上方設有絕緣介質層，在終端區所述絕緣介質層的上方設有柵極總線金屬，所述柵極總線金屬通過絕緣介質層內的第三通孔與柵極總線多晶硅歐姆接觸。本申請通過將柵極總線金屬安置在終端區，能夠提高屏蔽柵溝槽型晶體管有源區內的有效的導電面積，能夠降低器件的導通電阻，并提高器件的電流均勻性。 | ||
| 搜索關鍵詞： | 降低 通電 功率 晶體管 結構 | ||
【主權項】：
暫無信息
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于無錫新潔能股份有限公司，未經無錫新潔能股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.aube-tourisme.com/patent/202110727519.X/，轉載請聲明來源鉆瓜專利網。
- 同類專利
- MOS功率器件及其制備方法-202011583392.0
- 秦博;吳海平 - 比亞迪半導體股份有限公司
- 2020-12-28 - 2022-07-01 - H01L29/423
- 本公開涉及一種MOS功率器件及其制備方法，屬于半導體技術領域，其不僅不會影響MOS功率器件的特性，而且還會使MOS功率器件獲得更快的信號傳輸速度，減小信號在傳輸過程的耗損。一種MOS功率器件，該MOS功率器件包括層疊在所述MOS功率器件的柵氧化層上的多層柵極，該多層柵極包括交替層疊的多晶硅層和金屬層，其中，所述多層柵極的最底層是所述多晶硅層而且該最底層與所述柵氧化層相接觸，所述多層柵極的最頂層是所述金屬層。
- 半導體器件及其制造方法-202111403740.6
- 樸正熙;千大煥;洪埩熀;鄭永均;周洛龍 - 現代自動車株式會社;起亞株式會社
- 2021-11-24 - 2022-07-01 - H01L29/423
- 一種半導體器件，包括：在襯底的第一表面上的n?型層、在n?型層的一部分上的p型區、在n?型層和p型區上的柵極、在柵極上的第一柵極保護層和在第一柵極保護層上的第二柵極保護層、在第二柵極保護層和p型區上的源極，以及在襯底的第二表面上的漏極。
- 非易失性存儲器裝置-202110901484.7
- 樸圣根;宋在永 - 愛思開海力士有限公司
- 2021-08-06 - 2022-07-01 - H01L29/423
- 非易失性存儲器裝置可包括基板、第一浮置柵極、第二浮置柵極、第三浮置柵極和第四浮置柵極?；蹇砂ㄓ性磪^域。第一至第四浮置柵極可形成在基板上。第一至第四浮置柵極可徑向布置以與有源區域部分地交疊。第一浮置柵極和第三浮置柵極可沿第一方向彼此面對。第一浮置柵極和第三浮置柵極可具有不對稱平面形狀。第一浮置柵極和第二浮置柵極可在基本上垂直于第一方向的第二方向上彼此面對。第一浮置柵極和第二浮置柵極可具有不對稱平面形狀。第三浮置柵極和第四浮置柵極可沿第二方向彼此面對。第三浮置柵極和第四浮置柵極可具有不對稱平面形狀。第四浮置柵極和第二浮置柵極可沿第一方向彼此面對。第四浮置柵極和第二浮置柵極可具有不對稱平面形狀。
- 一種半導體器件及其制備方法-202011593625.5
- 張乃千;吳星星;裴軼;宋晰 - 蘇州能訊高能半導體有限公司
- 2020-12-29 - 2022-07-01 - H01L29/423
- 本發明實施例公開了一種半導體器件及其制備方法，半導體器件包括有源區以及圍繞有源區的無源區；半導體器件還包括：襯底；位于襯底一側且位于有源區的至少兩個柵極，至少兩個柵極包括第一柵極和第二柵極；位于襯底一側且位于無源區的至少一個柵極連接結構，柵極連接結構分別與第一柵極和第二柵極接觸電連接；柵極連接結構和與其接觸連接的柵極一體設置。采用上述技術方案，可以在兼顧功率和頻率特性的同時，保證柵極結構穩定、性能穩定；還可以在滿足不同頻率和功率設計時，大大降低工業成本；并且半導體器件結構簡單，工藝簡單。
- 一種半導體器件及其制備方法-202011599595.9
- 宋晰;韓鵬宇;王慧琴 - 蘇州能訊高能半導體有限公司
- 2020-12-29 - 2022-07-01 - H01L29/423
- 本發明實施例公開了一種半導體器件及其制備方法，半導體器件包括有源區和無源區；半導體器件還包括：位于襯底一側的源極、柵極和漏極，柵極位于源極和漏極之間；柵極包括第一端部和中間部，中間部、源極和漏極均位于有源區，第一端部位于無源區；第一端部包括第一子端部和第二子端部；沿第一方向，第一子端部的延伸寬度大于中間部的延伸寬度，第二子端部的延伸寬度大于第一子端部的延伸寬度；第一方向與源極指向漏極的方向平行。通過增大柵極端部的延伸寬度，增加柵極端部金屬與襯底的接觸面積，提高了器件封裝效率，保證了柵極結構穩定、性能穩定，進一步提高半導體器件的工作穩定性和可靠性。
- 多閾值邏輯功率器件、制備方法及同時讀取多閾值的方法-202011627542.3
- 季明華;邱金朋;周東楊;李鵬;劉聰慧 - 芯恩（青島）集成電路有限公司
- 2020-12-31 - 2022-07-01 - H01L29/423
- 本發明提供一種多閾值邏輯功率器件、制備方法及同時讀取多閾值的方法，通過接觸掩膜版可形成具有同一公共的溝槽柵極結構的接觸結構陣列，且同組的第二導電類型接觸部的邊緣與溝道邊緣之間具有相同的橫向間距，不同組的第二導電類型接觸部的邊緣與溝道邊緣之間具有不同的橫向間距，可實現多閥值邏輯狀態以存儲信息；沒有添加額外的工藝步驟即可制備具有不同閾值電壓且具有存儲信息能力的多閾值邏輯功率器件；閾值電壓的數目可靈活設計，以存儲多位元的數字信息或模擬信息；內置多閾值電壓的MOSFET和IGBT可用于大電流場合，且具有存儲信息能力；掃描公共柵極的電壓，構建跨導，可便捷的同時讀取存儲于邏輯功率器件中的多位元信息。
- 具有HKMG的MOS晶體管及其制造方法-202210154809.4
- 王莎莎;陳東華;張富偉;袁智琦;韓巖巖 - 上海華力集成電路制造有限公司
- 2022-02-21 - 2022-07-01 - H01L29/423
- 本發明公開了一種具有HKMG的MOS晶體管，NMOS的第一柵極結構包括形成于第一柵極凹槽中的柵介質層、N型功函數金屬層和金屬導電材料層；柵介質層中包括高介電常數材料層。N型功函數金屬層由第一和第二N型功函數金屬子層疊加而成，第一和第二N型功函數金屬子層具有不同的晶格結構并在接觸面處形成晶格排列變化的第一界面層，利用第一界面層作為阻擋金屬導電材料層的金屬向下擴散的阻擋層。本發明還公開了一種具有HKMG的MOS晶體管的制造方法。本發明在滿足阻擋金屬導電材料層的金屬向下擴散的條件下，能減少阻擋金屬導電材料層的金屬向下擴散的阻擋層的厚度，從而有利于金屬導電材料層的填充，有利于MOS晶體管的尺寸進一步縮小，還能減少柵極接觸電阻。
- 金屬柵及其制造方法-202210154895.9
- 楊海龍 - 上海華力集成電路制造有限公司
- 2022-02-21 - 2022-07-01 - H01L29/423
- 本發明公開了一種金屬柵，柵極凹槽分成底部凹槽和頂部凹槽。底部凹槽由偽柵極結構的去除區域組成，所述底部凹槽的寬度設置為柵極關鍵尺寸；底部凹槽的高度由第零層層間膜和偽柵極結構的平坦化工藝調節，通過降低底部凹槽的高度降低底部凹槽的高寬比且底部凹槽的高寬比調節到使金屬柵無空洞的填充底部凹槽。頂部凹槽位于底部凹槽的正上方且頂部凹槽的寬度大于底部凹槽的寬度，頂部凹槽的高寬比小于底部凹槽的高寬比，頂部凹槽的高度用于補償底部凹槽的高度降低。本發明還公開了一種金屬柵的制造方法。本發明能使柵極關鍵尺寸保持不變或降低的條件下，降低金屬柵的填充難度、由于金屬柵填充的工藝窗口并提高工藝健康度。
- 浮柵薄膜層高度的調整方法-202210170153.5
- 雷海波;溫海東 - 上海華力集成電路制造有限公司
- 2022-02-24 - 2022-07-01 - H01L29/423
- 本發明提供一種浮柵薄膜層高度的調整方法，提供襯底，襯底上形成有柵極層，之后形成覆蓋柵極層的調整層；利用光刻和刻蝕打開調整層以形成凹槽；在襯底上形成覆蓋調整層的第一薄膜層，之后形成覆蓋第一薄膜層的第二掩膜層；刻蝕第二掩膜層以及其下方的第一薄膜層，使得第一薄膜層保留在第二掩膜層間的凹槽的表面。本發明通過調整調整層的厚度，從而達到超快閃存儲器需要的浮柵氮化鈦高度，應用于新型超快閃存儲器中。
- 多閾值邏輯功率器件及制備方法-202011633780.5
- 季明華;周東楊;邱金朋;李鵬;劉聰慧 - 芯恩（青島）集成電路有限公司
- 2020-12-31 - 2022-07-01 - H01L29/423
- 本發明提供一種多閾值邏輯功率器件及制備方法，通過接觸掩膜版的圖案化設計，可形成具有同一公共的溝槽柵極結構的接觸結構陣列，且可使得接觸結構陣列中的接觸結構的第二導電類型接觸部的邊緣與溝道邊緣之間具有不同的橫向間距，可實現多閥值邏輯狀態，從而通過外接電路可實現功率器件具有多閾值邏輯狀態以存儲信息；本發明在沒有添加任何額外的工藝步驟的前提下，即可制備具有不同閾值電壓，且具有存儲信息能力的多閾值邏輯功率器件，制備工藝簡單、費用低，且應用范圍較廣；閾值電壓的數目可靈活設計，以用來存儲多位元的數字信息或模擬信息于功率器件中；內置多閾值電壓的功率MOSFET和IGBT可用于大電流場合，且具有存儲信息的能力。
- 一種半導體器件及其制備方法-202011635294.7
- 李元 - 蘇州能訊高能半導體有限公司
- 2020-12-31 - 2022-07-01 - H01L29/423
- 本發明公開了一種半導體器件及其制備方法，該半導體器件包括有源區；該半導體器件還包括襯底；電極結構，位于襯底一側且位于有源區，電極結構包括多個柵極以及與所述柵極相鄰設置的多個相鄰電極；介質層，位于電極結構遠離襯底的一側，介質層覆蓋電極結構；多個柵極鍵合盤，每個柵極鍵合盤至少部分位于有源區且與相鄰電極在襯底所在平面上的垂直投影部分重合，且每個柵極鍵合盤還至少包括位于介質層遠離襯底一側的部分，柵極鍵合盤與柵極電連接。本發明提供的半導體器件，將至少部分柵極鍵合盤設置于有源區，可大大減小無源區的面積，從而減小半導體器件的整體面積，提高半導體器件的集成度，進而大大降低芯片的成本。
- 半導體裝置-202210319629.7
- 鄭會晟;姜太星;申東石;李公洙;李準原 - 三星電子株式會社
- 2019-03-07 - 2022-06-28 - H01L29/423
- 提供了一種半導體裝置。所述半導體裝置包括：基底，包括形成有單元區域的第一區域和形成有核心?外圍區域的第二區域；柵極堆疊件，位于基底的第二區域上，柵極堆疊件包括包含氧化物的第一柵極絕緣膜、位于第一柵極絕緣膜上的包括鉿的第二柵極絕緣膜、位于第二柵極絕緣膜上的包括鑭和氮化鈦的第一電極、位于第一電極上的第二電極；柵極堆疊絕緣膜，接觸柵極堆疊件的側表面和頂表面；雜質區域，具有設置在基底的第二區域中位于柵極堆疊件的至少一側上的堆垛層錯；氮化硅膜，覆蓋雜質區域的上表面，氮化硅膜與柵極堆疊絕緣膜接觸；以及接觸件，穿過氮化硅膜延伸至雜質區域。
- 降低導通電阻的功率晶體管結構-202110727519.X
- 朱袁正;葉鵬;周錦程;劉晶晶;楊卓 - 無錫新潔能股份有限公司
- 2021-06-29 - 2022-06-28 - H01L29/423
- 本發明提供一種降低導通電阻的功率晶體管結構，包括：第一導電類型硅襯底，在第一導電類型硅襯底的上方設有第一導電類型硅外延，在所述第一導電類型硅外延內設有有源區與終端區；在終端區第一導電類型硅外延表面的場氧層的上方設有柵極總線多晶硅，所述柵極總線多晶硅的上方設有絕緣介質層，在終端區所述絕緣介質層的上方設有柵極總線金屬，所述柵極總線金屬通過絕緣介質層內的第三通孔與柵極總線多晶硅歐姆接觸。本申請通過將柵極總線金屬安置在終端區，能夠提高屏蔽柵溝槽型晶體管有源區內的有效的導電面積，能夠降低器件的導通電阻，并提高器件的電流均勻性。
- 半導體裝置結構及其形成方法-202210374385.2
- 尚-皮耶·柯林基;卡羅斯·H·戴爾茲 - 臺灣積體電路制造股份有限公司
- 2015-11-30 - 2022-06-24 - H01L29/423
- 本發明提供一種半導體裝置結構及其形成方法。半導體裝置結構包含一鰭板結構，位于一半導體基底之上。半導體裝置結構亦包含一柵極堆疊，覆蓋鰭板結構的一部分。半導體裝置結構更包含一間隔元件，位于柵極堆疊的一側壁之上。上述間隔元件包括：一第一層及位于第一層之上的一第二層。第一層的介電常數大于第二層的介電常數。
- 半導體結構及其制作方法、外圍電路-202110313417.3
- 白杰;尤康 - 長鑫存儲技術有限公司
- 2021-03-24 - 2022-06-21 - H01L29/423
- 本發明涉及一種半導體結構制作方法、半導體結構以及外圍電路。其中，半導體結構的制作方法，包括：提供襯底；于襯底上形成柵極初始結構和殘留物；使用第一清洗液去除殘留物；其中，第一清洗液能夠抑制殘留物發生水解反應。本申請可以有效防止缺陷的產生，進而有效提高形成的柵極結構的品質和產品良率。
- 半導體結構及半導體結構的制作方法-202210477711.2
- 呂趙鴻 - 長鑫存儲技術有限公司;長鑫集電（北京）存儲技術有限公司
- 2022-05-05 - 2022-06-17 - H01L29/423
- 本公開提供了一種半導體結構及半導體結構的制作方法，涉及半導體技術領域。該半導體結構包括：襯底、第一介電層、第二介電層和柵極結構，襯底上具有有源區，有源區內設有第一摻雜類型的源極區和第一摻雜類型的漏極區；第一介電層設在襯底上，并覆蓋部分源極區和/或部分漏極區上；第二介電層設在襯底上并與第一介電層連接，第二介電層的介電常數大于第一介電層的介電常數；柵極結構在襯底上的正投影覆蓋第二介電層和第一介電層。本公開的半導體結構中，位于柵極結構和襯底之間的第二介電層的介電常數大于第一介電層的介電常數，降低了柵極結構與源極區的交疊區和/或柵極結構和漏極區的交疊區的寄生電容，提高了半導體結構的電性。
- 場效應晶體管、低功耗CMOS集成芯片、電路及設備-202210533320.8
- 劉歡;玉虓;韓根全;劉艷;金成吉;陳佳佳 - 之江實驗室
- 2022-05-17 - 2022-06-17 - H01L29/423
- 本發明公開了一種場效應晶體管、低功耗CMOS集成芯片、電路及設備。所述場效應晶體管其自下而上包括襯底、絕緣界面層、柵介質層、柵電極；所述襯底兩邊分別設有源極和漏極，所述柵介質層具有可移動離子。所述可移動離子在電場下的遷移會在界面處產生偶極子；所述偶極子在電場轉向時發生反轉，使得所述場效應晶體管具有負電容特性而能實現超陡峭亞閾值擺幅。本發明可以利用柵介質中可移動離子實現超陡峭亞閾值擺幅晶體管，這可用于低功耗CMOS集成芯片。
- 用于先進集成電路結構制造的具有錐變柵極或溝槽接觸部的有源柵極上接觸結構-202111357798.1
- C·H·華萊士;M·K·哈蘭;A·C-H·韋 - 英特爾公司
- 2021-11-16 - 2022-06-17 - H01L29/423
- 描述了具有錐變柵極或溝槽接觸部的有源柵極上接觸(COAG)結構。在示例中，一種集成電路結構包括在襯底上方的多個柵極結構，其中，多個柵極結構中的各個柵極結構上具有在側壁間隔體之間的導電帽蓋。多個導電溝槽接觸結構與多個柵極結構交替，其中，多個導電溝槽接觸結構中的各個導電溝槽接觸結構上具有在側壁間隔體之間的導電帽蓋。導電結構與在多個柵極結構中的一個柵極結構上的導電帽蓋和側壁間隔體或者與在多個導電溝槽接觸結構中的一個導電溝槽接觸結構上的導電帽蓋和側壁間隔體直接接觸。
- 包括成分漸變柵極電介質的薄膜晶體管及其形成方法-202210119369.9
- 蔡武衛;呂俊頡;陳海清;林佑明;楊世海 - 臺灣積體電路制造股份有限公司
- 2022-02-08 - 2022-06-17 - H01L29/423
- 本申請提供了包括成分漸變柵極電介質的薄膜晶體管及其形成方法。薄膜晶體管可以通過以下步驟來制造：在襯底之上的絕緣層中形成柵極電極；在柵極電極和絕緣層之上形成柵極電介質；在柵極電極之上形成有源層；以及形成源極電極和漏極電極，源極電極和漏極電極與有源層的頂表面的相應部分接觸?？梢酝ㄟ^將氧原子引入到柵極電介質和有源層中的至少一者的表面區域中來增加柵極電介質和有源層中的相應一者中的表面氧濃度。
- 包括電介質擴散阻擋的薄膜晶體管及其形成方法-202210119192.2
- 蔡武衛;陳海清;楊世海;林佑明 - 臺灣積體電路制造股份有限公司
- 2022-02-08 - 2022-06-17 - H01L29/423
- 本公開涉及包括電介質擴散阻擋的薄膜晶體管及其形成方法。一種半導體器件包括：絕緣層，嵌有柵極電極并覆蓋襯底；覆蓋柵極電極的頂表面的以下項的堆疊：包括柵極電介質材料的柵極電介質、包括電介質擴散阻擋材料的電介質擴散阻擋襯里、以及有源層；以及源極電極和漏極電極，接觸有源層的頂表面的相應部分。電介質擴散阻擋材料不同于柵極電介質材料并選自電介質金屬氧化物材料和硅電介質化合物，并且抑制隨后的退火工藝中金屬元素的損失。
- 一種改善EMI的分離柵MOSFET器件結構-202210258403.0
- 陳白楊;吳雷;黃傳偉 - 江蘇東海半導體股份有限公司
- 2022-03-16 - 2022-06-17 - H01L29/423
- 本發明涉及一種改善EMI的分離柵MOSFET器件結構，包括第一導電類新襯底、位于所述第一導電類型襯底上的第一導電類型外延層、在所述第一導電類型外延層中形成的第一溝槽、第二導電類型體區和第一導電類型源區，其特征在于，在所述第一導電類型外延層中還包括與所述第一溝槽垂直分布的第二溝槽，且所述第二溝槽的深度小于所述第二溝槽的深度。本發明在現有分離柵器件的基礎上，增加了與第一溝槽垂直的第二溝槽，增加了導電通道的數量，降低了導通電阻，進而降低導通損耗，同時增大了輸入電容Ciss，有效改善了器件在快速開關過程中產生的電磁干擾問題。
- 具有溝槽-平面柵的發射極開關晶閘管及其制造方法-202210241564.9
- 王彩琳;楊武華;郭佳睿;張超;蘇樂 - 西安理工大學
- 2022-03-11 - 2022-06-14 - H01L29/423
- 本發明公開了一種具有溝槽?平面柵的發射極開關晶閘管，以n?漂移區作為襯底，n?漂移區上方設有交疊的左、右側p基區，左、右側p基區中各設有n+浮置區及n+陰極區；左側p基區的左側設有溝槽，該溝槽底部低于p基區底部，形成溝槽柵極；p基區相互交疊區及n+陰極區部分上表面設有平面柵極；溝槽柵極與平面柵極相連構成柵極G；左、右兩側p基區內設置有p++層；n+陰極區右側部分和右側p基區部分上表面設有鋁金屬化陰極K；n?漂移區下表面依次設有n緩沖層、p+陽極區、金屬化陽極A。本發明還公開了該種發射極開關晶閘管的制備方法。本發明的器件，轉折電壓低、導通損耗低、最大可關斷電流高，制作簡單。
- 用于量子點裝置的橫向柵極材料布置-202111324314.3
- R·科特利爾;S·A·博亞爾斯基;H·C·喬治;P·阿明;P·H·基斯;R·皮拉里塞泰;R·考迪羅;F·呂蒂;J·S·克拉克 - 英特爾公司
- 2021-11-10 - 2022-06-14 - H01L29/423
- 本文公開了用于量子點裝置的橫向柵極材料布置，以及相關的計算裝置和方法。例如，在一些實施例中，量子點裝置可以包括：量子阱堆疊體；以及在量子阱堆疊體上方的柵極，其中柵極包括柵電極，柵電極包括靠近柵極的側面的第一材料和靠近柵極的中心的第二材料，并且第一材料具有與第二材料不同的材料成分。
- 具有自對準溝道的寬帶隙半導體器件及集成方案-202111262020.2
- 鄭楚書;H·萊恩維希;蔡筱麗 - 格芯新加坡私人有限公司
- 2021-10-28 - 2022-06-10 - H01L29/423
- 本發明涉及具有自對準溝道的寬帶隙半導體器件及集成方案。提供了一種半導體器件。該半導體器件包括具有寬帶隙半導體材料的襯底和布置在襯底的第一表面上方的外延層。具有第一導電類型的源極區可以布置在外延層中。具有第二導電類型的阱區可以與源極區橫向相鄰。第一導電類型可以不同于第二導電類型。柵極電介質層可以布置在阱區上方。場電介質層可以布置在與阱區相鄰的外延層上方。
- 陣列基板及其制作方法、顯示面板-202210140996.0
- 章凱迪;林柏全;王林志;黃鈺坤;龔順;席克瑞 - 上海天馬微電子有限公司
- 2022-02-16 - 2022-06-10 - H01L29/423
- 本發明公開了一種陣列基板及其制作方法、顯示面板，涉及顯示技術領域，陣列基板包括襯底和設置于襯底上的多個晶體管；晶體管包括設置于襯底同一側的有源層和柵極，有源層位于柵極和襯底之間；至少部分晶體管中，柵極包括沿垂直于襯底的方向層疊設置且電連接的第一金屬部和第二金屬部，第二金屬部位于第一金屬部背離襯底的一側；有源層包括溝道區和位于溝道區兩側的第一摻雜區，沿垂直于襯底的方向，第一金屬部與溝道區重合，第二金屬部與溝道區交疊且與第一摻雜區不交疊；至少部分第二金屬部復用作形成第一摻雜區的掩膜板。如此，既有利于簡化至少部分晶體管的制作工藝，又有利于提升有源層中不同區域的位置精準性。
- 具有粗糙阻擋層的金屬柵極的結構和方法-201711350056.X
- 陳彥廷;許嘉麟 - 臺灣積體電路制造股份有限公司
- 2017-12-15 - 2022-06-10 - H01L29/423
- 一種形成半導體器件的方法包括：接收具有襯底、位于襯底上方的柵極溝槽以及位于襯底上方并圍繞柵極溝槽的介電層的結構。該方法還包括在柵極溝槽中形成柵極介電層、在柵極溝槽中并且在柵極介電層上方形成阻擋層以及處理阻擋層以使阻擋層的外表面粗糙，得到處理的阻擋層。該方法還包括在處理的阻擋層上方形成n型功函金屬層。本發明實施例涉及具有粗糙阻擋層的金屬柵極的結構和方法。
- 一種膜結構、芯片基板及預處理裝置-202122800624.X
- 錢凱;陸連;李全波 - 上海華力集成電路制造有限公司
- 2021-11-16 - 2022-06-10 - H01L29/423
- 本實用新型屬于微電子技術領域，公開了一種膜結構及與之相應的芯片基板和預處理裝置，使得不同深寬比的溝道在多介質層的刻蝕過程中得到了均衡處理；針對負載效應優化了特征圖形的膜結構，采用不對稱的設計使得不同區域的負載效應得到了改善；在16nm及以下應用場景下，可有效改善負載效應對工藝結構的影響，使長短溝道的功函數WFM刻蝕深度的負載值從140?改善至50?。
- 一種負電容鰭型柵氮化鎵基功率晶體管及制備方法-202210219208.7
- 任開琳;高蒙;張建華;殷錄橋;路秀真;郭愛英;王昊天 - 上海大學
- 2022-03-08 - 2022-06-07 - H01L29/423
- 本發明涉及一種負電容鰭型柵氮化鎵基功率晶體管及制備方法，負電容鰭型柵氮化鎵基功率晶體管包括：由下至上的襯底、氮化鎵溝道層、氮化鋁鎵勢壘層、氧化層、鐵電介質層和柵極，柵極為三維鰭式結構，且柵極由上至下覆蓋鐵電介質層、氧化層、氮化鋁鎵勢壘層和氮化鎵溝道層，且氧化層和鐵電介質層在柵極覆蓋的區域內形成三維鰭式結構；氮化鋁鎵勢壘層的上表面一端設有源極，另一端設有漏極；氧化層和鐵電介質層位于源極與漏極之間并連接漏極和源極。本發明采用負電容鰭型柵氮化鎵基功率晶體管，利用鐵電介質的負電容特性使加到氧化層表面的電壓大于柵極電壓，在同樣的溝道寬度下提供更高的功率放大倍數，提升了氮化鎵基功率晶體管的柵控能力。
- 一種溝槽柵碳化硅MOSFET器件及其工藝方法-202210478523.1
- 朱袁正;黃薛佺;楊卓;葉鵬 - 南京微盟電子有限公司;無錫新潔能股份有限公司
- 2022-05-05 - 2022-06-07 - H01L29/423
- 本發明涉及一種溝槽柵碳化硅MOSFET器件，在N型外延層內設有縱向溝槽，所述縱向溝槽將MOSFET器件表面分割成多個元胞區域，每個所述元胞區域內的所述N型外延層上設有P型體區，所述P型體區在所述N型外延層的注入深度大于所述縱向溝槽的深度，每個所述元胞區域內除P型體區和縱向溝槽外其他區域均設有JFET區域，在所述P型體區中還設有重摻雜的N型源極，所述N型源極和縱向溝槽相接，所述P型體區表面除重摻雜的N型源極外其他區域均設有重摻雜的P型源極。本發明結構對MOSFET器件的柵氧化層提供較為全面的保護，同時改善器件JFET電阻，降低器件總導通電阻。
- 半導體器件及其制造方法-202110418016.4
- 王虎;何應春;張繼亮;顧林;陳翔 - 華虹半導體（無錫）有限公司
- 2021-04-19 - 2022-06-07 - H01L29/423
- 本發明公開了一種半導體器件，包括：覆蓋在源漏區以及柵極結構表面的第一富硅氧化物層，在第一富硅氧化物層的表面形成有接觸刻蝕停止層。層間膜形成于接觸刻蝕停止層的表面并將柵極結構之間的間隔區域完全填充。層間膜采用HDP氧化膜。第一富硅氧化物層由多層富硅氧化物子層疊加而成，各層富硅氧化物子層分開沉積使得各上下相鄰的所述富硅氧化物子層之間存在界面層，通過調節界面層的層數來防止層間膜的形成工藝中的等離子體電荷穿過從而保護柵介質層。本發明還公開了一種半導體器件的制造方法。本發明能防止層間膜的等離子體電荷擴散到柵介質層中，從而能提高柵介質層的擊穿電壓。
- 專利分類
